30秒サマリー
- 自然言語の仕様書からシリコンフォトニクス回路を自動生成・検証・最適化するAIフレームワーク「PICasso」の論文がarXivに投稿された。
- 専用ベンチマーク「PIC-Set」で複数のLLMを比較評価し、PICassoは高複雑度回路で構造仕様適合率92.7%、挿入損失を平均4.98dBから3.25dBへ低減した。
- 手作業によるGUI設計に匹敵するリードタイムで製造可能なレイアウトを出力できると研究者らは主張している。
何が起きたか
2026年5月28日、Deepak Vungaralaら9名の研究者がarXiv（cs.AI）に論文「PICasso」を投稿した。PICassoはフォトニック集積回路（PIC）の設計を自然言語の仕様記述から自動化するAI支援フレームワークとして提案されている。
フレームワークの処理フローは、自然言語入力をYAML形式の構造記述に変換し、最終的に回路レイアウトデータ（GDS）を生成するパイプラインで構成される。PDK（プロセス設計キット）を考慮した知識注入、自動配置・配線、DRC/LVS（設計ルール検証・レイアウト対回路図照合）、SAXベースのフォトニックシミュレーションを組み合わせているとされる。
評価には研究者らが独自に構築した36タスクのベンチマーク「PIC-Set」を使用し、複数の最先端LLMを統一プロトコルで比較した。PICassoは高複雑度回路において構造Spec@3が最大92.7%、機能Spec@3が最大52%に達したと報告されている。また、シミュレーションフィードバックを活用した最適化により、回路の平均挿入損失を4.98dBから3.25dBへ1.74dB改善したとしている。
論文では、構造的なドメイン制約・物理検証・シミュレーションフィードバックを組み合わせることで、LLMが「脆弱なネットリスト生成器」から「製造可能なレイアウトを出力できる実用的なPIC設計エージェント」へと変容すると述べられている。なお本論文はarXivへのプレプリント投稿であり、査読済み論文誌への掲載可否は原文では言及されていない。
原典ハイライト
論文アブストラクトによれば、PICassoは「自然言語→YAML→GDS」の構造化パイプラインにPDK対応の知識注入・物理検証・シミュレーション最適化を統合することで、単体LLMに比べてエンドツーエンドの仕様適合率を大幅に向上させ、製造可能なシリコンフォトニクス回路レイアウトを実用的なリードタイムで生成できると主張している。
出典: arXiv cs.AI（論文）
So What?（なぜ重要か）
シリコンフォトニクスは次世代AIチップや光通信インフラの基盤技術であり、その設計工程は高度な専門知識と多大な時間を要する。本研究が示すのは、LLMに「ドメイン制約＋物理検証＋シミュレーションフィードバック」を組み合わせることで、自然言語仕様から製造可能な回路レイアウトへの自動変換が現実的な精度で実現しつつあるという点だ。設計自動化が進めば、フォトニクス人材不足の緩和や開発サイクルの短縮が期待できる。
日本企業への示唆
光インターコネクトやシリコンフォトニクスを用いたAIアクセラレータ・光通信機器の開発を手がける日本の半導体・通信・電子部品メーカーにとって、PICassoのような設計自動化フレームワークは設計エンジニアの生産性向上や試作コスト削減につながる可能性がある。現時点でプレプリント段階であり実用化には精度・信頼性のさらなる検証が必要だが、類似アプローチの動向を継続的にモニタリングし、自社のEDA（電子設計自動化）戦略に組み込む検討を早期に始めることが望ましい。特に、国産PDKとの統合可否や輸出規制上の留意点を事前に精査しておくことが重要だ。
背景・経緯
シリコンフォトニクスは光と電気を同一チップ上で扱う技術で、データセンター向け高速光通信やAIチップの光インターコネクトへの応用が進んでいる。従来の回路設計はGUIベースのEDAツールと専門技術者による手作業が中心であり、設計期間の長さと人材不足が課題とされてきた。LLMを活用した設計自動化はソフトウェア・半導体分野で研究が進んでおり、フォトニクス分野への応用は比較的新しい取り組みとみられる。本論文はその系譜に位置づけられる。
